TP M3 Percobaan 2
1. Kondisi [kembali]
Buatlah rangkaian seperti gambar percobaan 2b, ubah IC 74192N dengan IC tipe CMOS
2. Gambar Rangkaian Simulasi [kembali]
Rangkaian ini merupakan implementasi up-down counter sinkron menggunakan IC 74HC192 dan 74HC193 yang dilengkapi dengan input data paralel, sinyal kontrol, serta reset. Pulsa clock dihasilkan oleh generator dan dapat diaktifkan melalui saklar, kemudian diarahkan ke input UP atau DOWN melalui gerbang OR sehingga counter dapat bekerja sesuai mode yang dipilih. IC 74HC192 dan 74HC193 masing-masing berfungsi sebagai pencacah 4-bit yang mampu menghitung naik (increment) maupun turun (decrement), dengan keluaran berupa data biner pada pin Q0–Q3. Selain menghitung secara otomatis mengikuti pulsa clock, counter ini juga memiliki fitur parallel load (PL) untuk langsung memuat data biner dari saklar input D0–D3 ke output, serta master reset (MR) untuk mengembalikan hasil pencacahan ke kondisi awal (0000). Dengan prinsip tersebut, rangkaian memungkinkan pengguna melakukan pencacahan naik, pencacahan turun, reset, maupun pemuatan nilai awal secara fleksibel, sehingga cocok sebagai dasar pembelajaran sistem counter digital.
Comments
Post a Comment