6.9 Desain

[HOME]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Langkah Percobaan

5. Rangkaian

6. Video

7. Link Download

1. Tujuan [kembali]

· Mengetahui definisi dari Design Operations

· Mengetahui macam-macam komponen yang dipakai pada Design Operations

· Mensimulasikan rangkaian pada Design Operations

2. Alat dan Bahan [kembali]

a. Baterai

Baterai pada rangkaian ini digunakan sebagai sumber energi listrik atau sumber tegangan untuk menjalankan rangkaian.

b. Resistor

Spesifikasi resistor

c. Kapasitor

Spesifikasi kapasitor

d. Ground

Ground adalah titik yang dianggap sebagai titik kembalinya arus listrik searah atau titik kembalinya arus bolak balik atau titik patokan dari berbagai titik tegangan dan sinyal listrik di dalam rangkaian elektronika.

e. Transistor

Spesifikasi transistor

3. Dasar Teori [kembali]

Proses desain adalah salah satu yang tidak terbatas hanya pada kondisi dc. Area aplikasi, tingkat penguatan yang diinginkan, kekuatan sinyal, dan kondisi pengoperasian hanya beberapa kondisi yang masuk ke dalam proses desain total. Namun, kami akan melakukannya pertama berkonsentrasi pada pembentukan kondisi dc yang dipilih.

Misalnya, jika level V_D dan I_D ditentukan untuk jaringan pada Gambar 6.49, tingkat V_GSQ dapat ditentukan dari plot kurva transfer dan R_S kemudian dapat ditentukan dari V_GS = -I_DR_S. Jika V_DD ditentukan, maka tingkat R_D bisa dihitung dari R_D = (V_DD - V_D) / I_D. Tentu saja, nilai R_S dan R_D mungkin tidak sama nilai komersial standar, yang mensyaratkan penggunaan nilai komersial terdekat. Namun, dengan toleransi (kisaran nilai) yang biasanya ditentukan untuk parameter jaringan, sedikit variasi karena pilihan nilai standar jarang terjadi menyebabkan perhatian nyata dalam proses desain.

Di atas hanyalah satu kemungkinan untuk tahap desain yang melibatkan jaringan Gambar 6.49. Ada kemungkinan bahwa hanya V_DD dan R_Dyang ditentukan bersama dengan level V_DS. Perangkat yang akan digunakan mungkin harus ditentukan bersama dengan level R_S. Tampaknya logis bahwa perangkat yang dipilih harus memiliki V_DS maksimum yang lebih besar dari nilai yang ditentukan dengan margin aman.

Secara umum, merupakan praktik desain yang baik untuk amplifier linier untuk memilih pengoperasianb titik-titik yang tidak memenuhi wilayah tingkat saturasi (I_DSS) atau cutoff (V_P). Tingkat V_GSQ dekat dengan V_P / 2 atau I_DQ dekat I_DSS / 2 tentunya merupakan titik awal yang wajar dirancangan. Tentu saja, dalam setiap prosedur desain tingkat maksimum I_D dan V_DS sebagai yang muncul di lembar spesifikasi tidak boleh dianggap sebagai terlampaui.

Contoh berikut memiliki orientasi desain atau sintesis di tingkat tertentu disediakan dan parameter jaringan seperti R_D, R_S, V_DD, dan seterusnya, harus ditentukan. Bagaimanapun, pendekatannya dalam banyak hal berlawanan dengan yang dijelaskan di bagian sebelumnya. Dalam beberapa kasus, ini hanya masalah penerapan hukum Ohm di dalamnya bentuk yang sesuai. Secara khusus, jika level resistif diminta, hasilnya sering diperoleh cukup dengan menerapkan hukum Ohm dalam bentuk berikut:

di mana V_R dan I_R sering kali merupakan parameter yang dapat ditemukan langsung dari yang ditentukan tegangan dan level arus.

Example 6.15

Untuk jaringan Gambar 6.50, level V_DQ dan I_DQ ditentukan. Tentukan nilai yang dibutuhkan dari R_D dan R_S. Apa nilai komersial standar terdekat?

Solusi

Seperti yang didefinisikan oleh Persamaan. (6.34),

Plotkan kurva transfer pada Gambar 6.51 dan gambar garis horizontal pada I_DQ = 2,5 mA akan menghasilkan V_GSQ = -1 V, dan menerapkan V_GS = I_DR_S akan membentuk tingkat R_S:

Nilai komersial standar terdekat adalah

Example 6.16

Untuk konfigurasi bias pembagi tegangan pada Gambar 6.52, jika V_D = 12 V dan V_GSQ= 2 V, tentukan nilai R_S.

Solusi

Level V_G ditentukan sebagai berikut:

dengan

Persamaan untuk V_GS kemudian ditulis dan nilai yang diketahui diganti:

Nilai komersial standar terdekat adalah 3,3 kΩ

Example 6.17

Tingkat V_DS dan I_D ditentukan sebagai V_DS = 1/2 V_DD dan I_D = I_D_(aktif) untuk jaringan dari Gambar 6.53. Tentukan tingkat V_DD dan R_D.