TP M2 Percobaan 1

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi  

3. Video Simulasi 

4. Prinsip Kerja Rangkaian  

5. Link Download 

 1. Kondisi  [kembali]

Buatlah rangkaian J-K flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=1, B2=don't care, B3=don't care, B4=0, B5=don't care, B6=clock

2. Gambar Rangkaian Simulasi [kembali]

Gambar rangkaian TP percobaan 1 kondisi 11

3. Video Simulasi [kembali]

4. Prinsip Kerja Rangkaian [kembali]

   

Rangkaian JK Flip-Flop 74LS112 dan D Flip-Flop 7474 memiliki inputan active low pada pin R-S. Pada bagian JK Flip-Flop, jika S aktif, berarti kondisi Set yang berarti memaksa Output Q berlogika High atau 1. apabila R yang aktif, berarti kondisi Reset yang berarti memaksa output Q berlogika 0 atau Low.  Karena pada kondisi percobaan S tidak aktif dan R Aktif, maka output Q=0 dan Q'=1.

5. Link Download [kembali]

Download Rangkaian [link]

Download Video Simulasi [link]