Laporan Akhir M2 Percobaan 1
1. Jurnal [kembali]
2. Alat dan Bahan [kembali]
3. Rangkaian Simulasi [kembali]
4. Prinsip Kerja Rangkaian [kembali]
Pada percobaan 1, terdapat dua buah flip flop, yaitu JK flip flop dan D flip flop. JK flip-flop memiliki 5 buah input yaitu S (Set), R (Reset), J (Jump), K (Kill), dan CLK( atau Clock) dan dua buah output Q dan Q'. JK flip flop pada rangkaian menggunakan IC 74LS112 yang merupakan Active Low pada Inputan R,S dan CLK nya. Inputan R dan S pada JK flip flop adalah inputan utamanya, yang dimana apabila B1 diberikan logika low sehingga input S diaktifkan dan B0 diberi logika high sehingga input R tidak diaktifkan maka Output akan Set atau output pada Q bernilai 1 dan Q' bernilai 0. Kemudian apabila B1 diberikan logika high sehingga input S tidak diaktifkan dan B0 diberi logika high sehingga input R tidak tidak diaktifkan maka Output akan Reset atau output pada Q bernilai 0 dan Q' bernilai 1. Apabila inputan R dan S sama-sama berlogika 0, maka akan dalam kondisi hold. Apabila Inputan R dan S sama-sama 1, maka akan berada dalam kondisi toggle, dimana output nya akan dipengaruhi oleh J dan K ketika clocknya aktif.
D flip flop memiliki 4 buah input, yaitu S (Set), R (Reset), D , dan CLK(Clock) dan dua buah output Q dan Q'. JK flip flop pada rangkaian menggunakan IC 74LS112 yang merupakan Active Low pada Inputan R, S dan CLK nya. Ketika D flip flop dalam keadaan toggle, maka output nya akan dipengaruhi oleh input D dan berubah ketika clocknya aktif.
5. Video Rangkaian [kembali]
6. Analisa [kembali]
7. Link Download [kembali]
Comments
Post a Comment